PAT-NO:

JP360186053A

DOCUMENT-IDENTIFIER: JP 60186053 A

TITLE:

THIN FILM COMPLEMENTARY MOS CIRCUIT

PUBN-DATE:

September 21, 1985

INVENTOR-INFORMATION:

NAME

TSUNEKAWA, YOSHIFUMI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SEIKO EPSON CORP

N/A

APPL-NO:

JP59042411

APPL-DATE:

March 6, 1984

INT-CL (IPC): H01L027/08, H01L029/78

US-CL-CURRENT: 257/351, <u>257/E27.111</u>

ABSTRACT:

PURPOSE: To microminiaturize a CMOS circuit by forming N type TFT and P type

TFT on the same semiconductor to form a thin film CMOS circuit, thereby reducing a transistor interval and connecting a common electrode with only one

contact.

CONSTITUTION: A semiconductor layer 12 is formed on an insulating

Best Available Co

substrate

11, etched in the suitable shape, and a gate film is formed. Then, after a semiconductor layer is formed, a gate electrode 17 is formed by impurity diffusing or highly conductive material, the source and drain regions of N type

TFT and P type TFT are coupled by ion implanting of an impurity ion beam. The

source and drain regions are separately formed at the N type and P type TFTs

with the <u>TFT</u> of one side with a resist as a mask. The source and drain regions

are formed on the same semiconductor layer of both the transistors, and particularly in the drain regions are sufficiently approached between the both

transistors in a structure like 13, 14, 15. Then, after an interlayer insulating layer 18 is formed, a contact is formed by a conductive material, thereby forming an <u>inverter</u>.

COPYRIGHT: (C)1985,JPO&Japio

母公開特許公報(A)

昭60-186053

Mint Cl.4

識別配号

广内整理看号

❷公開 昭和60年(1985)9月21日

H 01 L 27/08 29/78

102

| 注意水 未請水 発明の数 1 (全3頁)

母発明の名称

の出

薄膜相触型MO S回路

9特 第 昭59-42411

昭59(1984)3月6日

预贴市大和3丁目3番5号 株式会社预贴榜工会内

株式会社諏訪精工会 ·東京都新街区西新宿2丁目4番1号

弁理士 最上

1. 幕前の名数

I 担帯家トランダスタおよびで泄帯験トランダ スタで構成する菩族相構選至 0.8 日常において、 ジスタの共選となるソース領域またはドレイン領 コンチクトホールから共通電転を形成することを

ム見明の静能な監察

群族のMOS回路と記す。)の共通電響部の特別

トラングスタ右よびP重H08トランジスメより 都良される0m08回路では、各々のトランジス を同一ウエヘに形成する数、ヨヨウエハ使用の 時は早速ウエルを、早盤ウエハ使用の時は3週ウ :エルを形成した後、ウエハ内のウエル筋と、ウエ **必然以外に、別々にHOBトランジスタを形成し** 、共通電極領域を、アルミニウム等の導電体材料 で装載して0108都遊とするものであって、と の方法では、必ずウェヘとは避の長なるウェヘが 必要となり、共流電極領域からの電極の引き出し に2点のコンタクトを必要とする点、およびトラ ングスタ際開始少の点で展界が生じ、領無化を進 める上で問題があった。

[8 8]

その目的とするととろは、同一中非体に、11種で アマおよびア銀 エヌスを形成して存款 0 × 0 円回 寄を得供するととにより、トランジスタ問題を絵

本発明はとのような問題点を存失するもので、

-249-

Best Available

少させ、かつ共産電器を唯一のコンチタトで取り axog回路の微額化をはかることにある。 〔紙要〕

II 対映トランジスタおよびで重複膜トランジスタで得点する辞典ロHOS町路の共通となる電框部を、同一半導体に形成し、かつ電一のコンタタトで電板を形成するととを、特徴とする。
(編集例)

以下、本発明について、実施例に終づき評細に 毎年する。

世別にあたり、回路として基本回路であるイン パータを使用する。第1回が従来のシリコンウェ ハに作能したインペータを、第2回がエアまで書 成したインペータを示す。第1回(ペ)および多 2回(ペ)は、インペータの上回回を、第1回(4)および第2回(4)は、各々AA^およびB B・で切断した際の新設団である。

部1回と第2回で示すの10回路の構造上な らびに作機上の相長点は、存版の140回路(第 2回(4))では、ウエル2を形成することなく A 同一半導体層12に、 B型エアエおよびを選ま アエのソースおよびドレイン領域を形成している とと、さらに、 B 放トランジスタおよびを返上ラ ンジスタの電極の中で、共通となる電極、 医中で は、ドレイン電極とゲート電極であるが、ドレイ ン電板を、両トランジスタのドレイン領域より、 唯一のコンタタトにより取り出しているととであ る。

親いて存棄の M 0 8 回路の复数後について、数明を加える。

スタ共に同一半導体層に形成し、特にドレイン領域は、関トランジスタ間で十分近接させ、13, 14,15のような存金とする。次いで層間絶像 脂18を形成した後、導電性材料によりコンタク、 トをとり、インバータを形成する。

加えて、第5回は、作製液は輸送のとおりであるが、共通であるドレイン電板を、イオン打ち込み等で形成したドレイン領域の、P週およびI型 不純物が気在する重なり領域15より取り出した とを示す図である。

用4回は、ソース保装およびドレイン領域の形成を取いて上述と同様に作籃する。ソース保装およびドレイン保証は、不純物在入の際、まずソース保域およびドレイン保護全衛に可避不純物在入の際はド迎ままで、P型不純物在入の際はP型ままで、P型でマスクをして、逆の型の不純物在入を行ない、ド連まままおよびP型まままのソース保域およびドレイン保護を影点する。

(発表)

以上述べてもたように、本発明によれば、存該 の x 0 s 前路の x 担 x y x な x び P 通 x y x に お いて、各々のソース 領域および ドレイン 領域を、 同一の中等体 存該中に形成する ことで、トランジ スタ関語の大幅な抽少が可能となり、存該 0 x 0 S 関路合体の 数額化および 存譲 0 x 0 8 回路を用 いた集被回路の 高条機化に多大な効果を有するも のである。

加えて、何5 団に示す如く、ソース領域および ドレイン領域を、多納品中あるいは非品質膳中に 形成するので、P型領域と可認領域との表象によ る、キャリアの流れの関係が、単納品中に形成す る際と比較して、緩和され第5 団のような常価の 引き出しにより、コンタクトを十分に取るととが でまる。

第4回では、12回11111日は 連電価値数の境界部の構造が関略化されるので、 第2回の知く、共通電板19の取り出しを、12回 1111日はよび2回211日、12日本がつて取り出す

FINE WILLIAM COLORS

Best Available Copy

場合には、選の長なる不純物の混在領域がない。の で共選電振振の箱少が可能となり、さらに進んだ 数額化が可能となる。

4 節面の簡単な戴明

部1回は従来の0m08インペータの都強を、 部2回は、弾膜0m08インペータを示す。 両個 ともに(m)が上面の、(♪)が新国際である。

第 5 図は、第 2 間において、ドレイン電板のコンタクト位置を、ドレインの盆なり部より取り出した構造を示す面である。

、 8 4 回は、 ドレインおよびソース 領域の形象方 法が異なる尊楽 0 x o 8 インパータの構造を示す

1 ーーシリ・コンウェヘ

2---

5 ……ソース(右)およびドレイン(左)領域

4--ソース (左) およびドレイン (右) 領境

5ーペゲート膜

6 ……ゲート電板

7 -- 始級底

8ーー円ガライン(ドレイン電響)

リーー電板ライン(ソース電板)

1.0~入力ライン(ゲート電視)

1 1 一胎最基板

12一年等休息

13m೪ース(右)およびドレイン(左)仮址、

14一ソース(左)およびドレイン(右)領域

15ードレインの食なり伝統

16ペゲート裏

17ーゲート電気

1 3 一萬是度


19-肖力ライン(ドレイン包备)


20~名乗ライン(ソース名権)


21m入力ライン(ゲート電差)

DA LE


出版人 株式会社除龄格工会 代理人 点型士 年上 ==







第3図



第 4 图